| 低I/O带宽高性能运动估计VLSI结构的设计 |
| |
| 引用本文： | 陈希,卢结成,徐雷.低I/O带宽高性能运动估计VLSI结构的设计[J].计算机工程与应用,2009,45(29):75-77. |
| |
| 作者姓名： | 陈希 卢结成 徐雷 |
| |
| 作者单位： | 中国科学技术大学 电子科学与技术系，合肥 230026 |
| |
| 摘 要： | 在视频编码的运动估计运算中，全搜索结构最为主流，然而相应传统的全搜索1-D、2-D脉动结构或树形结构在计算的过程中，往往会出现I/O带宽大或计算效率低等问题。针对这些问题，提出一种新的数据流和相应的两维脉动阵列结构，利用相邻当前块搜索域的数据重合，在保证高性能的同时最大程度地减小I/O带宽。结果表明，提出的结构可以在256周期内完成一个宏块41个运动矢量计算，并且只有3个数据输入。
|
| 关 键 词： | 视频编码 运动估计 超大规模集成电路（VLSI） 绝对差和（SAD）重用 |
| 收稿时间： | 2008-11-17 |
| 修稿时间： | 2009-2-18
|
Low I/O bandwidth and high throughput architecture design of motion estimation |
| |
| CHEN Xi,LU Jie-cheng,XU Lei.Low I/O bandwidth and high throughput architecture design of motion estimation[J].Computer Engineering and Applications,2009,45(29):75-77. |
| |
| Authors: | CHEN Xi LU Jie-cheng XU Lei |
| |
| Affiliation: | Department of Electronic Science and Technology，University of Science and Technology of China，Hefei 230026，China |
| |
| Abstract: | Full search architecture is popular in motion estimation of video coding.Unfortunately，calculating by conventional 1-D、2-D systolic array or tree architecture will result in high I/O bandwidth，low efficiency.Using data-interlacing method，a new data flow and corresponding two-dimensional systolic array are proposed.They can efficiently reuse data to decrease I/O bandwidth with high throughput.Simulation shows that it can get 41 MVs in 256 cycles with only 3 I/O data ports. |
| |
| Keywords: | video coding motion estimation Very Large Scale Integrated circuits（VLSI） Sum of Absolute Difference（SAD） reuse |
| 本文献已被 维普 万方数据 等数据库收录！ |
| 点击此处可从《计算机工程与应用》浏览原始摘要信息 |
|
点击此处可从《计算机工程与应用》下载全文 |
