| VHDL语言中建模方式及其在数字电路教学中的应用 |
| |
| 引用本文： | 时青.VHDL语言中建模方式及其在数字电路教学中的应用[J].山西电子技术,2005(1):15-17. |
| |
| 作者姓名： | 时青 |
| |
| 作者单位： | 福建省直属机关业余大学,福建福州350001 |
| |
| 摘 要： | VHDL支持多层次的混和描述，在实际的设计过程中，对于不同层次上的设计需求也是不一样的。将VHDL语言应用于数字电路教学过程中，针对不同的逻辑单元，采用不同的建模方式，可以培养学生的分析问题、解决问题的综合应用能力，使学生尽可能地掌握和使用VHDL这一现代化的设计工具和设计理念。
|
| 关 键 词： | 硬件描述语言 行为描述 RTL描述 结构描述 VHDL语言 建模方式 数字电路教学 |
| 修稿时间： | 2004年11月24 |
Modeling Mode in VHDL Language and Its Application in Digital Circuit Teaching |
| |
| Shi Qing.Modeling Mode in VHDL Language and Its Application in Digital Circuit Teaching[J].Shanxi Electronic Technology,2005(1):15-17. |
| |
| Authors: | Shi Qing |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 维普 等数据库收录！ |
