摘 要: | 引言。今天的高性能Δ∑模数(A/D)和数模(D/A)音频转换系统在其转换过程中通常需要超过12MHz的高频率系统时钟(主时钟)。时钟抖动是评定这些系统性能优良与否的重要因素。通常,时钟抖动对带有转换器和基于晶振的时钟没有太大影响,但是对联网式音频系统、利用“室内同步”信号的录音系统和其他混音器等需要在系统内长距离传送高频时钟信号的系统而言,就可能是非常棘手的问题了。这些系统的共同特点是,转换节点和网络都以相同的采样率或在相同的时钟域内运行。克服这些系统的低抖动主时钟问题最常用的方法是利用锁相环(PLL)。PLL电路形式多样,各有利弊。但是在大多数情况下,尤其是在电压受限的晶振电路中,经常因为低抖动或PLL频率范围不够,至使不能覆盖所有需要的采样率。
|