| 并行接口控制器IP核设计 |
| |
| 引用本文： | 周刚,赵峰. 并行接口控制器IP核设计[J]. 微处理机, 2006, 27(2): 14-15,19 |
| |
| 作者姓名： | 周刚 赵峰 |
| |
| 作者单位： | 中国电子科技集团公司第四十七研究所,沈阳,110032 |
| |
| 摘 要： | 介绍了一种可在片上系统（SOC）使用的同时可与嵌入式微控制器或CPU配合工作的8位并行接口IP核的设计，并对其内部模块和工作方式的划分以及设计验证进行了讨论。
|
| 关 键 词： | 可复用 接口 |
| 文章编号： | 1002-2279（2006）02-0014-02 |
| 收稿时间： | 2004-09-03 |
| 修稿时间： | 2004-09-03 |
IP Core Design of a Parallel Interface Controller |
| |
| ZHOU Gang,ZHAO Feng. IP Core Design of a Parallel Interface Controller[J]. Microprocessors, 2006, 27(2): 14-15,19 |
| |
| Authors: | ZHOU Gang ZHAO Feng |
| |
| Affiliation: | The 47th Research Institute of China Electronics Technology Group Corporation, Shenyang 110032, China |
| |
| Abstract: | In this paper,the authors introduce the design of a 8-bit Parallel Interface controller can be used with microcontroller or CPU in a System on a Chip(SOC),and discuss the division of inside module,mode of working and design and verification. |
| |
| Keywords: | IP SOC |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
