|
|||||
|
|
| 基于FPGA的可配置时序信号发生系统设计 | |
| 作者姓名： | 卫建华 刘琪 齐攀 王亚峰 景皛皛 |
| 作者单位： | 西安工程大学电子信息学院 西安 710048,西安工程大学电子信息学院 西安 710048,西安工程大学电子信息学院 西安 710048,西安工程大学电子信息学院 西安 710048,西安工程大学电子信息学院 西安 710048 |
| 摘 要： | 为了满足测试环节对特殊时序信号的要求,设计了一种可配置时序信号发生系统,可实现多路时序信号的输出。该时序信号发生系统由上位机和下位机两部分组成,上位机软件对输出的时序信号进行配置,下位机采用STM32+FPGA相结合的硬件结构,实现配置后的多路时序信号输出。由于下位机的STM32芯片与FPGA采用两个不同的时钟,因此在FPGA内使用异步FIFO实现与STM32芯片的数据通信,有效实现了两者之间的并行数据传输。 |
| 关 键 词： | 时序信号 FPGA STM32 FIFO |
| 点击此处可从《国外电子测量技术》浏览原始摘要信息 | |
| 点击此处可从《国外电子测量技术》下载免费的PDF全文 | |