| Dup-Pack:基于CRIS的FPGA装箱方法 |
| |
| 引用本文： | 张作舟,王颖,周学功,王伶俐,童家榕.Dup-Pack:基于CRIS的FPGA装箱方法[J].计算机工程与应用,2012,48(14):63-67,157. |
| |
| 作者姓名： | 张作舟 王颖 周学功 王伶俐 童家榕 |
| |
| 作者单位： | 复旦大学专用集成电路与系统国家重点实验室,上海,201203 |
| |
| 基金项目： | 国家自然科学基金(No.61131001,No.61171011);国家高技术研究发展计划(863)(No.2009AA012201) |
| |
| 摘 要： | 设计了一种电路改写指令系统,并在CSPack算法的基础上提出了一种新的FPGA装箱方法Dup-Pack。Dup-Pack只需要改动指令流描述文件,就能实现对不同FPGA芯片的装箱。该方法采用将用户电路网表中的衍生逻辑单元替换为标准逻辑单元,再对标准逻辑单元进行装箱的方式,在实现高级逻辑功能装箱的情况下减少了样本电路总数。实验结果表明Dup-Pack的装箱结果相比较于T-VPack可减少11.26%的面积,在完成相同逻辑功能的情况下,较传统CSPack装箱速度提升2.77倍。
|
| 关 键 词： | 装箱 电路改写 标准功能电路 现场可编程门阵列 |
FPGA pack method Dup-Pack based on CRIS |
| |
| ZHANG Zuozhou
,
WANG Ying
,
ZHOU Xuegong
,
WANG Lingli
,
TONG Jiarong.FPGA pack method Dup-Pack based on CRIS[J].Computer Engineering and Applications,2012,48(14):63-67,157. |
| |
| Authors: | ZHANG Zuozhou WANG Ying ZHOU Xuegong WANG Lingli TONG Jiarong |
| |
| Affiliation: | State Key Laboratory of ASIC & System,Fudan University,Shanghai 201203,China |
| |
| Abstract: | |
| |
| Keywords: | pack circuit rewrite standard function circuit Field Programmable Gate Array(FPGA) |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
