|
|||||
|
|
| 基于Cyclone Ⅲ FPGA的DDR2接口设计分析 | |
| 引用本文： | 梁华英,高文强.基于Cyclone Ⅲ FPGA的DDR2接口设计分析[J].世界电子元器件,2011(4):48-51. |
| 作者姓名： | 梁华英 高文强 |
| 作者单位： | 1. 广东省食品药品职业技术学校 2. 华南师范大学附属中学 |
| 摘 要： | DDR SDRAM是Double DataRate SDRAM的缩写,即双倍速率同步动态随机存储器。DDR内存是在SDRAM内存基础上发展而来的,能够在时钟的上升沿和下降沿各传输一次数据,可以在与SDRAM相同的总线时钟频率下达到更高的数据传输率。虽然DDR2和DDR一样,都采用相同采样方式进行数据传输,但DDR2拥有两倍于DDR的预读取系统命令数据的能力。也就是说,在同样100MHz的工作频率下,DDR的实际频率为200MHz,而DDR2则可以达 |
| 关 键 词： | 接口 管脚 数据传输率 设计分析 架构 控制线 参考电压 输出管 时钟 支持 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |