| SDH中E1/VC-4异步映射复用的设计及FPGA实现 |
| |
| 引用本文： | 赵雷,华熹曦,许新新,李惠军. SDH中E1/VC-4异步映射复用的设计及FPGA实现[J]. 光通信技术, 2006, 30(8): 44-46 |
| |
| 作者姓名： | 赵雷 华熹曦 许新新 李惠军 |
| |
| 作者单位： | 山东大学,信息科学与工程学院,济南250100;山东大学,信息科学与工程学院,济南250100;山东大学,信息科学与工程学院,济南250100;山东大学,信息科学与工程学院,济南250100 |
| |
| 摘 要： | 分析了SDH中E1支路信号异步映射复用进VC-4的过程,并据此完成了E1/VC-4异步映射与复用电路的设计与实现,对电路中各个功能模块的设计原理进行了详细分析,重点讨论了时钟/使能信号产生电路的设计和确定缓冲存储器容量的算法.最后本设计在ALTERA公司的EP1C6T144C8器件上进行了验证.
|
| 关 键 词： | SDH 异步映射 异步FIFO 时分复用 |
| 修稿时间： | 2006-05-08 |
Design and implementation of FPGA for E1 to VC-4 asynchronous mapping and multiplexing in SDH |
| |
| ZHAO Lei,HUA Xi-xi,XU Xin-xin,LE Hui-jun. Design and implementation of FPGA for E1 to VC-4 asynchronous mapping and multiplexing in SDH[J]. Optical Communication Technology, 2006, 30(8): 44-46 |
| |
| Authors: | ZHAO Lei HUA Xi-xi XU Xin-xin LE Hui-jun |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
