| 基于FPGA和有限状态机的守时系统设计 |
| |
| 引用本文： | 曾一凡,吴思琪.基于FPGA和有限状态机的守时系统设计[J].计算机测量与控制,2014,22(5):1565-1567. |
| |
| 作者姓名： | 曾一凡 吴思琪 |
| |
| 作者单位： | 沈阳工业大学 信息科学与工程学院,沈阳 110870;沈阳工业大学 信息科学与工程学院,沈阳 110870 |
| |
| 摘 要： | 通过对现阶段守时系统实际应用情况和技术特点的分析,提出了一种新的守时系统设计方案,设计了一个基于FPGA和有限状态机的守时系统;采用恒温晶振组成本地时钟,与GPS/北斗时钟源共同作为系统的输入信号,利用FPGA设计守时系统的基本电路和有限状态机,并对调频调相部分和外部D/A转换电路进行控制,实现本地时钟与时钟源完全同频同相输出,从而快速获得高精度的时间基准,并能在GPS/北斗失锁后对时钟源信号进行保持,实现通信系统的时间同步。
|
| 关 键 词： | 守时系统 FPGA 有限状态机 驯服控制 |
| 收稿时间： | 2013/12/6 0:00:00 |
| 修稿时间： | 2014/2/9 0:00:00 |
| 本文献已被 CNKI 等数据库收录！ |
| 点击此处可从《计算机测量与控制》浏览原始摘要信息 |
|
点击此处可从《计算机测量与控制》下载全文 |
|
