首页 | 本学科首页   官方微博 | 高级检索  
     

并行视频运动估计协处理器设计
引用本文:初秀琴,杨莉,李玉山,徐东明. 并行视频运动估计协处理器设计[J]. 电路与系统学报, 2003, 8(5): 119-122
作者姓名:初秀琴  杨莉  李玉山  徐东明
作者单位:西安电子科技大学,电路CAD研究所,陕西,西安,710071
基金项目:国家自然科学基金资助项目(60172004),高等学校博士学科点专项科研基金资助项目(20010701003)
摘    要:本文重点研究通用视频处理器(VSP)中运动估计协处理器的设计。该设计提出了一种将常用的并行SIMD结构与流水线MISD结构相结合的新颖并行视频处理体系结构形式。协处理器中各个模块单独设计,经由指令调用来实现不同的算法。兼顾到不同格式视频序列的通用性以及灵活性等要求,协处理器可以同时激活最多8个同类模块并行协同工作以实现对不同格式图像块的处理。该设计结构非常简单,易于实现。目前,已经通过VSP芯片整体的指令级与功能级仿真与验证。结果表明,当系统时钟为80MHz时,运动估计协处理器与VSP的其它功能部件及指令部件可以有机协调地工作。

关 键 词:VSP 运动估计 体系结构
文章编号:1007-0249(2003)05-0119-04
修稿时间:2002-08-02

The Design of Parallel Video Motion Estimation Coprocessor
CHU Xiu-qin,YANG Li,LI Yu-shan,XU Dong-ming. The Design of Parallel Video Motion Estimation Coprocessor[J]. Journal of Circuits and Systems, 2003, 8(5): 119-122
Authors:CHU Xiu-qin  YANG Li  LI Yu-shan  XU Dong-ming
Abstract:Design process of video motion estimation coprocessor for VSP is discussed. In this process, a unique parallel video processing architecture combined with SIMD and pipeline MISD is proposed. Modules within the coprocessor are designed individually. Different algorithms can be realized by different combination of instructions. Video sequences with different size and format can be processed by several (up to 8) activated identical modules cooperating in parallel. The designed architecture can be easily implemented. Both instructional and functional simulation for the whole VSP show that this motion estimation coprocessor works correctly with other functional components of VSP under the system clock rate up to 80 MHz.
Keywords:VSP  motion estimation  parallel architecture  
本文献已被 CNKI 维普 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号