| 基于VHDL的数字系统层次化设计方法 |
| |
| 引用本文： | 赵辉.基于VHDL的数字系统层次化设计方法[J].微型机与应用,2013,32(9). |
| |
| 作者姓名： | 赵辉 |
| |
| 作者单位： | 天津理工大学中环信息学院,天津,300380 |
| |
| 摘 要： | 通过对数字频率计系统的设计,介绍了基于VHDL语言的数字系统层次化设计方法.首先将数字系统按功能划分为不同的模块,各模块电路的设计通过VHDL语言编程实现,然后建立顶层电路原理图.使用MAX+PLUS Ⅱ开发软件完成设计输入、编译、逻辑综合和功能仿真,最后在CPLD上实现数字系统的设计.结果表明,使用这种设计方法可以大大地简化硬件电路的结构,具有可靠性高、灵活性强等特点.
|
| 关 键 词： | EDA技术 VHDL 数字系统 CPLD |
Hierarchy design method of digital system based on VHDL |
| |
| Zhao Hui.Hierarchy design method of digital system based on VHDL[J].Microcomputer & its Applications,2013,32(9). |
| |
| Authors: | Zhao Hui |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
