| VHDL语言在个体域D为{0,1}的谓词逻辑定理证明中的应用 |
| |
| 引用本文： | 冷明,唐毅,吴悦,杨洪斌. VHDL语言在个体域D为{0,1}的谓词逻辑定理证明中的应用[J]. 计算机工程, 2003, 29(2): 86-87 |
| |
| 作者姓名： | 冷明 唐毅 吴悦 杨洪斌 |
| |
| 作者单位： | 上海大学计算机学院,上海,200072 |
| |
| 基金项目： | 上海市教委基金项目(01A05) |
| |
| 摘 要： | 提出了以VHDL语言为手段，介绍了针对个体域D为{0,1}的谓词逻辑定理证明的实现方法，并在Active-HDL环境中举例说明。
|
| 关 键 词： | VHDL语言 谓词逻辑 定理证明 |
| 文章编号： | 1000-3428(2003)02-0086-02 |
| 修稿时间： | 2002-01-29 |
Application of VHDL Language in Testifying Predicate_Logic Whose Universe D is{0,1} |
| |
| LENG Ming,TANG Yi,WU Yue,YANG Hongbin. Application of VHDL Language in Testifying Predicate_Logic Whose Universe D is{0,1}[J]. Computer Engineering, 2003, 29(2): 86-87 |
| |
| Authors: | LENG Ming TANG Yi WU Yue YANG Hongbin |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
