| 一种改进的基于扫描的电路设计 |
| |
| 引用本文： | 唐玉兰,于宗光,李天阳,黄越.一种改进的基于扫描的电路设计[J].微计算机信息,2006,22(5):235-237. |
| |
| 作者姓名： | 唐玉兰 于宗光 李天阳 黄越 |
| |
| 作者单位： | 1. 214000,江南大学信息工程学院
2. 214000,江南大学信息工程学院;中国电子科技集团公司第五十八研究所 |
| |
| 摘 要： | 由于科学技术的快速提高,单一芯片中所包含的晶体管的数目越来越多,相对造成了芯片可测试度的降低,以及测试成本的增加。传统的基于扫描的测试方法中,常会有测试时间太长的缺点。本文采用了向量压缩,并用Test-Per-Clock的方式来处理待测电路,减少了测试时间,不影响故障覆盖率。
|
| 关 键 词： | 内建自测试 多输入特征寄存器 线性反馈移位寄存器 |
| 文章编号： | 1008-0570(2006)02-2-0235-03 |
| 修稿时间： | 2005年6月26日 |
Improvement of Scan-Based Design |
| |
| Tang,Yulan,Yu,Zongguang,Li,Tianyang,Huang,Yue.Improvement of Scan-Based Design[J].Control & Automation,2006,22(5):235-237. |
| |
| Authors: | Tang Yulan Yu Zongguang Li Tianyang Huang Yue |
| |
| Abstract: | Due to the fast improvement of process technology, the number of transistors continuously increase in a chip, which decreases the testability and increases the testing cost. The conventional scan- based design has some disadvantages, one of which ithe test time too long. In this thesis, we try to compress vectors and test the CUT with Test- Per- Clock to reduce the test time. Alsowe can get the same fault coverage in very short test time. |
| |
| Keywords: | BIST MISR LFSR |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
