| 卷积交织器和解交织器的VHDL设计和FPGA实现 |
| |
| 引用本文： | 梁小萍,肖嵩. 卷积交织器和解交织器的VHDL设计和FPGA实现[J]. 现代电子技术, 2004, 27(20): 102-103,108 |
| |
| 作者姓名： | 梁小萍 肖嵩 |
| |
| 作者单位： | 西安电子科技大学通信工程学院,陕西,西安,710071 |
| |
| 基金项目： | MPEG2编译码器系统(O0101H07) |
| |
| 摘 要： | 介绍了信道编码中所采用的前向纠错编码(FEC)方案中的重要技术——卷积交织器和解交织器的原理，并在此基础上提出了一种VHDL设计和FPGA实现方案，给出了具体的实现方法，该方法具有实现简单和占用资源少的优点。
|
| 关 键 词： | 前向纠错编码 卷积交织 解交织 硬件描述语言 现场可编程门阵列 |
| 文章编号： | 1004-373X(2004)20-102-02 |
VHDL Design and FPGA Implementation of Interleaver and Deinterleaver |
| |
| LIANG Xiaoping,XIAO Song. VHDL Design and FPGA Implementation of Interleaver and Deinterleaver[J]. Modern Electronic Technique, 2004, 27(20): 102-103,108 |
| |
| Authors: | LIANG Xiaoping XIAO Song |
| |
| Abstract: | The theory of the important technology of interleaver&deinterleaver used in the forward error correcting(FEC) for channel coding is introduced in this paper,and then one scheme of VHDL design and FPGA realization based on it and a practical method are put forward The method has the advantages of easy realization and less resource consumed |
| |
| Keywords: | FEC interleaver deinterleaver FPGA VHDL |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
