|
|||||
|
|
| 从ASIC到FPGA的转换系统时钟设计方案 | |
| 引用本文： | 姚丹,林平分,楼煌.从ASIC到FPGA的转换系统时钟设计方案[J].电子元器件应用,2008,10(7):43-47. |
| 作者姓名： | 姚丹 林平分 楼煌 |
| 作者单位： | 北京工业大学北京市嵌入式系统重点实验室,北京100022 |
| 摘 要： | 基于原型验证的需要和FPGA对ASIC市场的取代．越来越多的ASIC设计需要移植到FPGA＆来实现。然而，ASIC与FPGA在内部结构上差异很大，尤其是时钟结构，在移植过程中需要特别注意。文中以Xilinx公司的Vitrex-4 FPGA为例，对比了ASIC与FPGA的时钟结构，给出了门控时钟、生成时钟和多FPGA时钟同步在设计转换过程中的处理方法。 |
| 关 键 词： | ASIC FPGA 门控时钟 生成时钟 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |