基于CORDIC旋转器的基-3 FFT算法高效设计

设计出一种可以用于FPGA高效实现的基-3 FFT算法，采用改进的三端前馈延迟转换器结构，优化了延迟和运算过程。针对蝶形运算中复数乘法器占据大量内存的问题，引入了CORDIC旋转器实现输入与旋转因子相乘的运算，可以降低乘法运算的复杂度，该CORDIC旋转器采用改进的高基CORDIC算法，解决了传统的CORDIC算法迭代次数多、延迟大的问题，从而达到高吞吐率要求。该基-3 FFT算法以寻址变序、流水处理的方式，可以满足最高运行频率为404 MHz的FFT处理要求。与基于传统复数乘法器的基-3 FFT算法相比，基于CORDIC旋转器的基-3 FFT算法使功耗平均减少了22%，使总延迟平均减少了29%。