| 高性能通用处理器中的漏电功耗优化 |
| |
| 引用本文： | 张戈,胡伟武. 高性能通用处理器中的漏电功耗优化[J]. 计算机学报, 2006, 29(10): 1764-1771 |
| |
| 作者姓名： | 张戈 胡伟武 |
| |
| 作者单位： | 中国科学院计算技术研究所计算机系统结构重点实验室,北京,100080;中国科学院研究生院,北京,100039 |
| |
| 基金项目： | 国家重点基础研究发展计划(973计划);国家高技术研究发展计划(863计划) |
| |
| 摘 要： | 针对高性能通用处理器的结构特性及设计特点，指出了由于在高性能通用处理器中存在发射宽度较大、数据通路规整的基本特点，其大多数电路中的堆叠效应依然明显存在．由此结合一款高性能通用处理器——龙芯2号的具体设计，对该处理器主要数据通路模块进行了输入向量控制，并提出以“直接观察法”、“有效分解法”、“操作数隔离复用法”、“模拟退火算法”等多种技术思想为基础的电路最小漏电功耗分析及优化的实用性方法．实验结果表明，以上方案能够使得处理器的主要数据通路的漏电功耗减少近27％，同时模拟退火算法与以往的随机算法以及遗传算法相比在寻找电路最小漏电功耗的全局搜索能力上具有优势．
|
| 关 键 词： | 微处理器设计 低功耗设计 漏电功耗 堆叠效应 模拟退火算法 |
| 收稿时间： | 2005-01-11 |
| 修稿时间： | 2005-01-112006-01-05 |
Leakage Power Optimization in High Performance General-Purpose Microprocessor Design |
| |
| ZHANG Ge,HU Wei-Wu. Leakage Power Optimization in High Performance General-Purpose Microprocessor Design[J]. Chinese Journal of Computers, 2006, 29(10): 1764-1771 |
| |
| Authors: | ZHANG Ge HU Wei-Wu |
| |
| Affiliation: | 1.Key Laboratory of Computer System and Architecture, Institute of Computing Technology, Chinese Academy of Sciences, Beijing 100080;2.Graduate University of Chinese Academy of Sciences, Beijing 100039 |
| |
| Abstract: | |
| |
| Keywords: | microprocessor design low power design leakage power stack effect simulated annealing algorithm |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
