| 超低功耗逐次逼近寄存器型模数转换器的设计 |
| |
| 引用本文： | 居水荣,魏天尧,朱樟明.超低功耗逐次逼近寄存器型模数转换器的设计[J].半导体技术,2015,40(3):174-181. |
| |
| 作者姓名： | 居水荣 魏天尧 朱樟明 |
| |
| 作者单位： | 江苏信息职业技术学院电子信息工程系,江苏无锡,214153;西安电子科技大学微电子学院,西安,710071 |
| |
| 基金项目： | 国家“核高基”重大科技专项项目，国家高技术研究发展计划(863计划)项目 |
| |
| 摘 要： | 采用逐次逼近方式设计了一个12 bit的超低功耗模数转换器(ADC).为减小整个ADC的芯片面积、功耗和误差,提高有效位数(ENOB),在整个ADC的设计过程中采用了一种改进的分段电容数模转换器(DAC)阵列结构.重点考虑了同步时序产生电路结构,对以上两个模块的版图设计进行了精细的布局.采用0.18 μm CMOS工艺,该ADC的信噪比(SNR)为72 dB,有效位数(ENOB)为11.7 bit,该ADC的芯片面积只有0.36 mm2,典型的功耗仅为40 μW,微分非线性误差小到0.6 LSB、积分非线性误差只有0.63 LSB.整个ADC性能达到设计要求.
|
| 关 键 词： | 模数转换器(ADC) 设计技术 芯片面积 低功耗 有效位数(ENOB) |
Design of Ultra Low Power SAR ADC |
| |
| Abstract: | |
| |
| Keywords: | analog to digital converter (ADC) design technology chip size low power effective number of bits (ENOB) |
| 本文献已被 万方数据 等数据库收录！ |
|
