| 利用FPGA实现DDR存储器控制器 |
| |
| 引用本文： | 柯昌松,侯朝焕,刘明刚. 利用FPGA实现DDR存储器控制器[J]. 计算机工程与应用, 2004, 40(34): 110-111,224 |
| |
| 作者姓名： | 柯昌松 侯朝焕 刘明刚 |
| |
| 作者单位： | 中科院声学所数字集成部,北京,100080;中科院声学所数字集成部,北京,100080;中科院声学所数字集成部,北京,100080 |
| |
| 基金项目： | 国家重点规划基础研究项目(编号:G1999032901) |
| |
| 摘 要： | DDRSDRAM以双倍的数据速率已成为存储器的主流,但目前广泛应用的微处理器和数字信号处理器并不支持DDRSDRAM。该文介绍一种通用DDRSRAM控制器的设计,以解决目前所存在的微处理器与DDRSDRAM之间的接口问题。
|
| 关 键 词： | DDR存储器控制器 FPGA 时钟锁相环 |
| 文章编号： | 1002-8331-(2004)34-0110-02 |
Using FPGA to Implement DDR Memory Controller |
| |
| Ke Changsong Hou Chaohuan Liu Minggang. Using FPGA to Implement DDR Memory Controller[J]. Computer Engineering and Applications, 2004, 40(34): 110-111,224 |
| |
| Authors: | Ke Changsong Hou Chaohuan Liu Minggang |
| |
| Abstract: | DDR SDRAM has become the main product of memory because of its double-data-rate.However,CPU and DSPs which are widely used at present do not support DDR SDRAM.This paper introduces a design of general DDR SDRAM controller to solve the interface problem between CPU and DDR SDRAM. |
| |
| Keywords: | DDR memory controller FPGA clock phase locked loop |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
