用Verilog硬件描述语言实现Viterbi译码 |
| |
引用本文: | 张绍军,王新智. 用Verilog硬件描述语言实现Viterbi译码[J]. 空军雷达学院学报, 2002, 16(4): 61-63 |
| |
作者姓名: | 张绍军 王新智 |
| |
作者单位: | 1. 国防科技大学电子科学与工程学院,湖南,长沙,410073 2. 空军雷达学院信息工程系,湖北,武汉,430019 |
| |
摘 要: | 介绍了Viterbi译码的原理,并用Verilog硬件描述语言设计实现了Viterbi译码.实验表明,用这种硬件实现的Viterbi译码器译码速率高达40M,远比用软件实现Viterbi译码快.
|
关 键 词: | Viterbi译码器 Verilog硬件描述语言 软件实现 硬件实现 速率 原理 设计实现 |
修稿时间: | 2002-04-04 |
Implementation of Viterbi Decoding With Verilog HDL |
| |
Abstract: | |
| |
Keywords: | |
本文献已被 维普 万方数据 等数据库收录! |
|