| 流水线ADC中高速比较器的设计和分析 |
| |
| 引用本文： | 杨文荣,王加东.流水线ADC中高速比较器的设计和分析[J].微计算机信息,2007,23(14):271-272. |
| |
| 作者姓名： | 杨文荣 王加东 |
| |
| 作者单位： | 200072,上海,上海大学微电子研究与发展中心 |
| |
| 基金项目： | 上海市科委国际合作发展基金 |
| |
| 摘 要： | 设计了一个高速电压比较器,比较器由前置放大器和带复位端的动态比较器组成。采用charted公司的0.35um/3.3v模型,通过CADENCE进行模拟仿真,电路获得了高速、高分辨率的特性。在100Ms/s的工作频率下电路消耗0.29mw的功耗,并且具有6.5mv的低失调电压。因此,该电压比较器可适用于流水线ADC。
|
| 关 键 词： | 前置增益运放锁存比较器 失调电压 踢回噪声 传输延迟 |
| 文章编号： | 1008-0570(2007)05-2-0271-02 |
| 修稿时间： | 2007年3月23日 |
Design and Analysis of a high-speed Comparator in a pipelined ADC |
| |
| YANG WENRONG,WANG JIADONG.Design and Analysis of a high-speed Comparator in a pipelined ADC[J].Control & Automation,2007,23(14):271-272. |
| |
| Authors: | YANG WENRONG WANG JIADONG |
| |
| Abstract: | This paper presents a kind of high-speed voltage difference comparator.The comparator consists of a preamplifier stage and a dynamic latch with reset port.Based on the standard 0.35 um/3.3 v CMOS process model,the circuit is simulated with Cadence E-DA software.By analysis of circuit and EDA simulation,the comparator has the characteristics with high speed and good precision.Moreover,it consumes 0.29mw power dissipation that cores at 100Ms/s and has 6.5mv low offset voltage.Hence,it is suitable for the pipeline structure A/D converter. |
| |
| Keywords: | preamplifier-latch offset voltage Kick-back noise Propagation delay |
| 本文献已被 万方数据 等数据库收录！ |
|
