| 一种CMOS动态闩锁电压比较器的优化设计 |
| |
| 引用本文： | 李建中,魏同立. 一种CMOS动态闩锁电压比较器的优化设计[J]. 电路与系统学报, 2005, 10(2): 48-52 |
| |
| 作者姓名： | 李建中 魏同立 |
| |
| 作者单位： | 1. 东南大学,微电子中心,江苏,南京,210096;解放军理工大学,通信工程学院,江苏,南京,210007
2. 东南大学,微电子中心,江苏,南京,210096 |
| |
| 摘 要： | 提出了一种应用于Pipeline ADC和Sigma-Delta ADC中改进的动态闩锁电压比较器。采用0.35μm CMOS N阱工艺设计,工作于2.5V单电源电压。通过详细的分析和优化,使比较器具有较小的输入失调电压和踢回噪声,仿真结果表明它的输入失调电压分布范围为28.6mV,最高工作频率200MHz、功耗230μW。
|
| 关 键 词： | 比较器 模数转换器 正反馈 失调 |
| 文章编号： | 1007-0249(2005)02-0048-05 |
| 修稿时间： | 2004-09-17 |
An optimization design of CMOS dynamic latched voltage comparator |
| |
| LI Jian-zhong,WEI Tong-li. An optimization design of CMOS dynamic latched voltage comparator[J]. Journal of Circuits and Systems, 2005, 10(2): 48-52 |
| |
| Authors: | LI Jian-zhong WEI Tong-li |
| |
| Abstract: | |
| |
| Keywords: | comparator analog-to-digital converter positive feedback offset |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
