| 一种采用半速率时钟的1.25Gbit/s串行数据接收器的设计 |
| |
| 引用本文： | 郭淦,叶菁华,黄林,陈一辉,苏彦锋,洪志良.一种采用半速率时钟的1.25Gbit/s串行数据接收器的设计[J].通信学报,2004,25(5):101-108. |
| |
| 作者姓名： | 郭淦 叶菁华 黄林 陈一辉 苏彦锋 洪志良 |
| |
| 作者单位： | 复旦大学,集成电路设计实验室,上海,200433 |
| |
| 摘 要： | 介绍了一种用于接收1.25Gbit/s不归零随机数据的吉比特以太网接收器的设计。该电路采用半速率时钟结构,目的是为了以较低的功耗和简单的结构适应高速数据流。本文介绍了电路的主要组成部分和工作原理,突出了关键模块的设计。电路采用1.8V 0.18祄 1P6M CMOS工艺,经SpectreS仿真验证以及流片测试,主要功能已经实现。
|
| 关 键 词： | 以太网 时钟与数据恢复 接收器 均衡器 压控振荡器 串并转换 |
| 文章编号： | 1000-436X(2004)05-0101-08 |
| 修稿时间： | 2002年10月11 |
A 1.25Gbit/s serial data receiver using half-data-rate clock |
| |
| GUO Gan,YE Jing-hua,HUANG Lin,CHEN Yi-hui,SU Yan-feng,HONG Zhi-liang.A 1.25Gbit/s serial data receiver using half-data-rate clock[J].Journal on Communications,2004,25(5):101-108. |
| |
| Authors: | GUO Gan YE Jing-hua HUANG Lin CHEN Yi-hui SU Yan-feng HONG Zhi-liang |
| |
| Abstract: | |
| |
| Keywords: | Ethernet clock and data recovery receiver equalizer VCO SERDES |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
