|
|||||
|
|
| 你的时钟,我的布线 | |
| 作者姓名： | Billie Johnson |
| 作者单位： | 安森美半导体公司 |
| 摘 要： | 在数字电路设计中,时钟信号是一种在高态与低态之间振荡的信号,决定着电路的性能。在应用中,逻辑可能在上升沿、下降沿触发,或同时在上升沿和下降沿触发。由于溢出给定时钟域的案例极多,故有必要插入缓冲器树来充足地驱动逻辑。时钟树通常带有布线工程师必须满足的延迟、歪曲率、最小功率及信号完整性要求。当电路从前工序设计人员转移到后工序布线工程师时,可以认为时 |
| 关 键 词： | 布线工程 时钟树 行寄存器 时钟信号 信号完整性 数字电路设计 逻辑 插入缓冲器 沿触发 上升沿 |
| 本文献已被 CNKI 等数据库收录！ | |