| 基于Verilog HDL设计的多功能数字钟 |
| |
| 引用本文： | 李俊一,牛萍娟. 基于Verilog HDL设计的多功能数字钟[J]. 微计算机信息, 2006, 22(11): 79-81 |
| |
| 作者姓名： | 李俊一 牛萍娟 |
| |
| 作者单位： | 300160,天津,天津工业大学信息与通信工程学院 |
| |
| 基金项目： | 天津市应用基础研究项目 |
| |
| 摘 要： | 本文利用VerilogHDL语言自顶向下的设计方法设计多功能数字钟,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点,并通过AlteraQuartusⅡ4.1和ModelSimSE6.0完成综合、仿真。此程序通过下载到FPGA芯片后,可应用于实际的数字钟显示中。
|
| 关 键 词： | 硬件描述语言 |
| 文章编号： | 1008-0570(2006)04-2-0079-03 |
| 修稿时间： | 2005-02-21 |
Design of Multifunctional Digital Clock Based on Verilog HDL |
| |
| Li,Junyi,Niu,Pingjuan. Design of Multifunctional Digital Clock Based on Verilog HDL[J]. Control & Automation, 2006, 22(11): 79-81 |
| |
| Authors: | Li Junyi Niu Pingjuan |
| |
| Abstract: | |
| |
| Keywords: | Verilog HDL FPGA |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
