| 高速可重组16×16乘法器的设计 |
| |
| 引用本文： | 李磊,赵建明. 高速可重组16×16乘法器的设计[J]. 微电子学与计算机, 2007, 24(6): 120-122 |
| |
| 作者姓名： | 李磊 赵建明 |
| |
| 作者单位： | 电子科技大学,微固学院,四川,成都,610054 |
| |
| 摘 要： | 介绍了一种可以完成16位有符号/无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法,简化了部分乘积的符号扩展,采用WallaceTree最优化的演算法、流水操作和超前进位加法器来进一步提高电路的运算速度。该乘法器可以作为嵌入式CPU内核和DSP内核的乘法单元,整个设计用VHDL语言实现。
|
| 关 键 词： | 乘法器 Booth算法 Wallace树形结构 超前进位加法器 流水 |
| 文章编号： | 1000-7180(2007)06-0120-03 |
| 修稿时间： | 2006-05-30 |
Design of High-Speed Reconfigurable 16×16 Multiplier |
| |
| LI Lei,ZHAO Jian-ming. Design of High-Speed Reconfigurable 16×16 Multiplier[J]. Microelectronics & Computer, 2007, 24(6): 120-122 |
| |
| Authors: | LI Lei ZHAO Jian-ming |
| |
| Abstract: | |
| |
| Keywords: | multiplier Booth coder optimal wallace tree BLCA pipeline |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
