| 一种光通信系统中时钟提取电路的设计及实现 |
| |
| 引用本文： | 牛立强,孙洪伟,王宝兴. 一种光通信系统中时钟提取电路的设计及实现[J]. 电子科技, 2008, 21(12) |
| |
| 作者姓名： | 牛立强 孙洪伟 王宝兴 |
| |
| 作者单位： | 聊城大学物理科学与信息工程学院,山东,聊城,252059;聊城大学物理科学与信息工程学院,山东,聊城,252059;聊城大学物理科学与信息工程学院,山东,聊城,252059 |
| |
| 基金项目： | 山东省科技攻关项目 |
| |
| 摘 要： | 描述了一种光纤通信系统中基于FPGA实现的时钟提取电路的原理,在MAX+PLUSⅡ环境下结合原理图和进行了综合、仿真和配置,该电路实现了时钟提取电路的全数字化.测试结果表明,该设计方法能比较准确地恢复时钟信号.
|
| 关 键 词： | 位同步 FPGA 数字锁相 |
A Design and Realization of the Clock Circuit in the Optical Communication System |
| |
| Niu Liqiang,Sun Hongwei,Wang Baoxing. A Design and Realization of the Clock Circuit in the Optical Communication System[J]. Electronic Science and Technology, 2008, 21(12) |
| |
| Authors: | Niu Liqiang Sun Hongwei Wang Baoxing |
| |
| Abstract: | |
| |
| Keywords: | FPGA |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
