| 实现测试复用的SOC设计中的测试结构 |
| |
| 引用本文： | 王超,沈海斌,陆思安,严晓浪.实现测试复用的SOC设计中的测试结构[J].微电子学,2004,34(3):314-316,321. |
| |
| 作者姓名： | 王超 沈海斌 陆思安 严晓浪 |
| |
| 作者单位： | 浙江大学,超大规模集成电路设计研究所,浙江,杭州,310027 |
| |
| 基金项目： | 国家"863"计划资助项目(2001AA141050) |
| |
| 摘 要： | 在系统芯片SOC(system on a chip)设计中实现IP核测试复用的芯片测试结构一般包含两个部分：1)用于传送测试激励和测试响应的片上测试访问机制TAM;2)实现测试控制的芯片测试控制器。文章分析了基于测试总线的芯片测试结构,详细阐述了SOC设计中测试调度的概念,给出了一种能够灵活实现各种测试调度结果的芯片测试控制器的设计。
|
| 关 键 词： | 测试复用 测试总线 测试调度 芯片测试控制器 |
| 文章编号： | 1004-3365(2004)03-0314-03 |
A Test Architecture for Test Reuse in SOC Design |
| |
| WANG Chao,SHEN Hai-bin,LU Si-an,YAN Xiao-lang.A Test Architecture for Test Reuse in SOC Design[J].Microelectronics,2004,34(3):314-316,321. |
| |
| Authors: | WANG Chao SHEN Hai-bin LU Si-an YAN Xiao-lang |
| |
| Abstract: | A chip test architecture implementing IP core test reuse in SOC design generally includes two parts: 1) a test access mechanism (TAM), which transmits test stimulus and response, and 2) a chip test controller, which realizes test control. A chip test architecture based on test bus is analyzed in the paper, and test scheduling in SOC is explained. Finally, the design of the chip test controller is presented, which is capable of carrying out test scheduling. |
| |
| Keywords: | Test reuse Test bus Test scheduling Chip test controller |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
