| 一种具有低噪声高电源抑制的LDO电路设计 |
| |
| 引用本文： | 王妍,杨潇雨,魏林,赵之昱. 一种具有低噪声高电源抑制的LDO电路设计[J]. 微电子学, 2022, 52(5): 837-842 |
| |
| 作者姓名： | 王妍 杨潇雨 魏林 赵之昱 |
| |
| 作者单位： | 1.模拟集成电路国家级重点实验室, 重庆 400060;2. 中国电子科技集团公司 第二十四研究所, 重庆 400060 |
| |
| 基金项目： | 国家自然科学基金资助项目(6142802190101) |
| |
| 摘 要： | 设计了一种基于28 nm CMOS工艺的低噪声高电源抑制LDO电路。采用折叠共源共栅结构设计了高输出阻抗、高增益误差的放大器，降低了电源噪声对输出端的影响。采用共源共栅密勒补偿结构，保证电路在负载处于轻载/重载下保持较高的相位裕度，增强了环路稳定性。误差放大器输入端采用降噪模块电路，降低了噪声对整体LDO电路的影响。基于Cadence Spectre进行仿真分析的结果表明，在1.9 V电源电压下，负载由轻载10 mA突变为重载60 mA时，环路增益为77.6～91 dB,相位裕度达到76°～79°。在中间负载电流30 mA下，对电源抑制(PSR)和噪声进行了仿真。结果表明，电源抑制为-81.9 dB,低频噪声(1 kHz)为258 nV·Hz-1/2。对LDO整体电路进行了版图设计和后仿比对。结果表明，环路增益为83.2 dB,相位裕度为78°,PSR为-78.3 dB,低频噪声(1 kHz)为283 nV·Hz-1/2。
|
| 关 键 词： | 28nm CMOS工艺 LDO 高电源抑制 低噪声 |
| 收稿时间： | 2022-05-03 |
Design of a LDO Circuit with Low Noise and High Power Suppression |
| |
| WANG Yan,YANG Xiaoyu,WEI Ling,ZHAO Zhiyu. Design of a LDO Circuit with Low Noise and High Power Suppression[J]. Microelectronics, 2022, 52(5): 837-842 |
| |
| Authors: | WANG Yan YANG Xiaoyu WEI Ling ZHAO Zhiyu |
| |
| Affiliation: | 1. National Laboratory of Science and Technology on Analog Integrated Circuit, Chongqing 400060,P. R. China;2. The 24th Research Institute of China Electronics Technology Corporation, Chongqing 400060, P. R. China |
| |
| Abstract: | |
| |
| Keywords: | 28 nm CMOS process LDO high power rejection low noise |
|
| 点击此处可从《微电子学》浏览原始摘要信息 |
|
点击此处可从《微电子学》下载免费的PDF全文 |
|
