单管单元MOS随机存储器的外围电路 |
| |
引用本文: | Richard C.Foss,范新弼,曹之江,殷新开.单管单元MOS随机存储器的外围电路[J].计算机研究与发展,1976(5). |
| |
作者姓名: | Richard C.Foss 范新弼 曹之江 殷新开 |
| |
摘 要: | 采用单管和一个存储电容组成的MOS动态存储器的单元面积可以在2平方密耳以下。有用的读出信号非常小,通常采用平衡读出。在确定总面积、价格、性能和测试难度的时候,这种读出放大器和芯片上除存储矩阵之外的电路就变得越来越重要了。本文讨论了一个实际的4K随机存储器(RAM)设计中所用的一些关键的外围电路,该设计着重考虑了这些因素。在组成所用的读出放大器时,设计了“边缘校验”的可能性,它可以用来测试单元的存储电平和读出放大器的偏移,以此来保证存储器中适当的信号余量。
|
本文献已被 CNKI 等数据库收录! |
|