嵌入式微处理器IP core设计与分析

本文在对传统微控制器进行系统分析的基础上,提出了一种较好的改进设计方法。回避了传统微控制器基于累加器的ALU结构及算术逻辑指令;并在指令执行时序上尽量减少指令执行所需的时钟周期。通过仿真验证证明该设计方法提高了指令的执行效率和微控制器的运行效率,同时避免了通常采用并行处理设计中多级流水线设计带来的内部复杂的控制逻辑设计。