| TMR计算系统中的容错锁相同步时钟电路 |
| |
| 引用本文： | 曾戈虹 杨樱华. TMR计算系统中的容错锁相同步时钟电路[J]. 微电子学与计算机, 1995, 12(3): 6-8,14 |
| |
| 作者姓名： | 曾戈虹 杨樱华 |
| |
| 作者单位： | 昆明物理所，航天工业总公司西安微电子技术研究所 |
| |
| 摘 要： | 以数字锁相技术为基础，研制出用于ＴＭＲ计算系统的容错同步时钟电路。该电路工作稳定、具有完善的容错功能并达到相当高程度的时钟同步水平，在１０￣３０ＭＨｚ频率范围工作时，４个冗余时钟模块之间的最大相位差都小于５ｎｓ，叙述了容错同步时钟电路的工作原理和设计原则，并对引起冗余模块间相位差的各种因素进行了分析。
|
| 关 键 词： | TMR计算系统 容错技术 数字锁相 同步时钟电路 |
A Fault-tolerant Synchronizing Clock Circuit for TMR Computing System |
| |
| Zeng Gehong. A Fault-tolerant Synchronizing Clock Circuit for TMR Computing System[J]. Microelectronics & Computer, 1995, 12(3): 6-8,14 |
| |
| Authors: | Zeng Gehong |
| |
| Affiliation: | Zeng Gehong(Kunming institute of Physics)Yang Yinghua;Huang Chang (Xi'an Microelectronic Technology Inst.) |
| |
| Abstract: | |
| |
| Keywords: | Clock synchronization Fault-tolerant technique Digital phase lock |
| 本文献已被 CNKI 维普 等数据库收录！ |
