| 高速雷达数据采集系统的FPGA设计 |
| |
| 引用本文： | 于坤林,王书宏,陈曾平. 高速雷达数据采集系统的FPGA设计[J]. 电子技术应用, 2009, 35(3) |
| |
| 作者姓名： | 于坤林 王书宏 陈曾平 |
| |
| 作者单位： | 1. 长沙航空职业技术学院,湖南,长沙,410124
2. 国防科技大学ATR国家重点实验室,湖南,长沙,410073 |
| |
| 摘 要： | 高速雷达数据采集系统的设计方法。该系统由FPGA芯片完成各芯片之间的逻辑控制,具有设计灵活、结构简单、实时性高、可靠性高等优点。
|
| 关 键 词： | 高速雷达 数据采集系统 现场可编程门阵列 |
Design of high speed radar data sampling system based on FPGA |
| |
| YU Kun Lin,WANG Shu Hong,CHEN Zeng Ping. Design of high speed radar data sampling system based on FPGA[J]. Application of Electronic Technique, 2009, 35(3) |
| |
| Authors: | YU Kun Lin WANG Shu Hong CHEN Zeng Ping |
| |
| Abstract: | The design of high speed radar data sampling system is introduced in this paper. Logic control among chips in this system is implemented by FPGA (field programmable gate array ). This system has some characteristics : vivid design , sample construction,high real time function, high dependable etc. |
| |
| Keywords: | high speed radar data sampling system FPGA |
| 本文献已被 万方数据 等数据库收录！ |
|
