| 基于DSP Builder的并行中值滤波算法的设计与实现 |
| |
| 引用本文： | 罗坤,肖铁军.基于DSP Builder的并行中值滤波算法的设计与实现[J].计算机工程与设计,2009,30(6). |
| |
| 作者姓名： | 罗坤 肖铁军 |
| |
| 作者单位： | 江苏大学,计算机学院,江苏,镇江,212013 |
| |
| 摘 要： | 研究了一种适合采用现场可编程逻辑(FPGA)消除图像随机噪声的算法以及用DSP Builder实现该算法的硬件电路设计.结合FPGA并行计算的特点,采用滑动窗口和模块化设计思想,对常规中值滤波算法的结构进行改进,提高了算法的运算速度,简化硬件结构.通过仿真和FPGA验证结果表明,该算法可以有效消除图像随机噪声,同时处理延时短,可以满足嵌入式系统的实时性要求.
|
| 关 键 词： | 滑动窗口 模块化设计 并行计算 |
Implementation of parallel median filtering algorithm based on DSP Builder |
| |
| LUO Kun,XIAO Tie-jun.Implementation of parallel median filtering algorithm based on DSP Builder[J].Computer Engineering and Design,2009,30(6). |
| |
| Authors: | LUO Kun XIAO Tie-jun |
| |
| Abstract: | |
| |
| Keywords: | DSP Builder FPGA |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
