| 基于FPGA的PLC并行执行定时器/计数器的设计 |
| |
| 引用本文： | 徐晓宇,李克俭,蔡启仲,潘绍明,余玲.基于FPGA的PLC并行执行定时器/计数器的设计[J].计算机测量与控制,2016,24(1):182-186. |
| |
| 作者姓名： | 徐晓宇 李克俭 蔡启仲 潘绍明 余玲 |
| |
| 作者单位： | 广西科技大学 电气与信息工程学院, 广西 柳州 545006,广西科技大学 电气与信息工程学院, 广西 柳州 545006,广西科技大学 电气与信息工程学院, 广西 柳州 545006,广西科技大学 电气与信息工程学院, 广西 柳州 545006,广西科技大学鹿山学院 电气与计算机工程系, 广西 柳州 545616 |
| |
| 基金项目： | 广西科学基金项目(桂科自2014GXNSFA118392)；广西教育厅科研项目(2013LX092)。 |
| |
| 摘 要： | 针对ARM+FPGA构建的PLC系统,分析PLC对定时器/计数器的功能需求,设计了可以并行执行的定时器/计数器,构建的定时器/计数器共用一个端口读写控制器与FPGA中央控制器进行数据通信,定时器/计数器内部工作是相互独立的,能够并行的工作,并通过使用地址映射存储器使得定时器/计数器的指令执行更加高效;对中央控制器与定时器/计数器的通信时序和通信格式进行了设计,方便了中央控制器对定时器/计数器的控制与测试;通过仿真测试,该定时器/计数器能够满足PLC定时器/计数器的基本功能,并且达到了稳定的定时/计数的设计要求。
|
| 关 键 词： | PLC系统 定时器/计数器 并行执行 FPGA 通信格式 |
| 收稿时间： | 2015/9/22 0:00:00 |
| 修稿时间： | 2015/11/9 0:00:00 |
Design of Parallel Operated Timer/Counter in PLC Based on FPGA |
| |
| Xu Xiaoyu,Li Kejian,Cai Qizhong,Pan Shaoming and Yu Ling.Design of Parallel Operated Timer/Counter in PLC Based on FPGA[J].Computer Measurement & Control,2016,24(1):182-186. |
| |
| Authors: | Xu Xiaoyu Li Kejian Cai Qizhong Pan Shaoming and Yu Ling |
| |
| Abstract: | |
| |
| Keywords: | PLC system timer / counter parallel operated FPGA communication format |
| 本文献已被 万方数据 等数据库收录！ |
| 点击此处可从《计算机测量与控制》浏览原始摘要信息 |
|
点击此处可从《计算机测量与控制》下载全文 |
|
