0.18μm CMOS高线性低噪声混频器设计

采用标准0.18μｍ CMOS工艺，设计了一种应用于超外差接收机的高线性度、低噪声系数下变频混频器，基于经典基尔伯特混频器架构，该混频器采用共栅结构跨导级提高线性度，引入电容交叉耦合技术增加跨导增益及降低噪声系数，并通过电流注入技术同时降低开关级和跨导级的噪声贡献，在1.8V电源电压下，后仿真结果显示，该混频器消耗功耗12ｍＷ，取得噪声系数10.75ｄＢ，输入1ｄＢ压缩点1.45ｄＢｍ.达到了预期的高线性度、低噪声系数性能要求。该混频器占用面积为650μｍ× 655μｍ。