| 卷积神经网络数字识别系统的FPGA实现 |
| |
| 引用本文： | 孙敬成,王正彦,李增刚.卷积神经网络数字识别系统的FPGA实现[J].计算机工程与应用,2020,56(13):181-188. |
| |
| 作者姓名： | 孙敬成 王正彦 李增刚 |
| |
| 作者单位： | 青岛大学 电子信息学院，山东 青岛 266071 |
| |
| 摘 要： | 数字识别所依靠的经典网络模型主要为BP神经网络和卷积神经网络。相比较,卷积神经网络的识别效果更好,更适合处理图像识别问题。目前,卷积神经网络多为软件实现,而硬件有着并行性与速度快的优点。因此,意图以硬件描述语言(Verilog)实现卷积神经网络,在保证在高识别率的情况下,充分挖掘硬件实现的优点。通过研究网络的工作原理及结构,构造完整电路模型,给出了现场可编程门阵列(Field-Programmable Gate Array,FPGA)的实现方案。卷积神经网络通过反向传播训练MNIST数据库中60000幅数字样本图片,提取准确率最高的权重与偏置,再进行网络的前向传播,完成数字识别。完整过程借助ModelSim和Quartus II仿真工具实现。仿真结果表明,全部样本在100 MHz时钟下训练耗时50 ms,相较软件实现而言,速度明显提高,满足硬件设计的实时性,且准确率较高,可达95.4%。该研究为应用于嵌入式设备的图像识别提供了方法和策略,具有实际应用价值。
|
| 关 键 词： | 卷积神经网络 VERILOG 现场可编程门阵列(FPGA) MNIST数据库 数字识别 |
FPGA Implementation of Convolution Neural Network Digital Recognition System |
| |
| SUN Jingcheng,WANG Zhengyan,LI Zenggang.FPGA Implementation of Convolution Neural Network Digital Recognition System[J].Computer Engineering and Applications,2020,56(13):181-188. |
| |
| Authors: | SUN Jingcheng WANG Zhengyan LI Zenggang |
| |
| Affiliation: | School of Electronic Information, Qingdao University, Qingdao, Shandong 266071, China |
| |
| Abstract: | |
| |
| Keywords: | convolution neural network Verilog Field Programmable Gate Array（FPGA） MNIST database number recognition |
| 本文献已被 维普 万方数据 等数据库收录！ |
| 点击此处可从《计算机工程与应用》浏览原始摘要信息 |
|
点击此处可从《计算机工程与应用》下载全文 |
|
