| 基于当代DRAM结构的存储器控制器设计 |
| |
| 引用本文： | 欧阳伟,张琦滨. 基于当代DRAM结构的存储器控制器设计[J]. 微计算机信息, 2008, 24(11): 305-306 |
| |
| 作者姓名： | 欧阳伟 张琦滨 |
| |
| 作者单位： | 江南计算技术研究所,无锡,214083 |
| |
| 摘 要： | 存储器带宽以及延迟与3D架构(体、行、列)特点的DRAM芯片的存取方式紧密相关.连续访问一行的不同列与连续访问一体的不同行其带宽存在数量级的差异.本文介绍一种存储器控制器设计,一项依靠重排序存储器存取访问的顺序来挖掘3D存储器架构局部性的技术.
|
| 关 键 词： | 3D架构 存储器控制器 局部性 DRAM 结构 存储器 控制器设计 Architecture Modern based Controller Memory 局部性 挖掘 连续访问 重排序 依靠 差异 存在 相关 芯片 架构 延迟 |
| 文章编号： | 1008-0570(2008)04-2-0305-02 |
| 修稿时间： | 2008-01-13 |
The Design of Memory Controller based on Modern DRAM Architecture |
| |
| OUYANG Wei,ZHANG Qi-bing. The Design of Memory Controller based on Modern DRAM Architecture[J]. Control & Automation, 2008, 24(11): 305-306 |
| |
| Authors: | OUYANG Wei ZHANG Qi-bing |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
