| 一种快速浮点加法器的设计与优化方法 |
| |
| 引用本文： | 刘哲,付宇卓. 一种快速浮点加法器的设计与优化方法[J]. 微电子学与计算机, 2004, 21(12): 210-213 |
| |
| 作者姓名： | 刘哲 付宇卓 |
| |
| 作者单位： | 上海交通大学微电子学院,上海,200030 |
| |
| 摘 要： | 本文提出了一种快速单精度浮点加法器的设计方法，重点介绍了该浮点加法器所采用的各种优化技术，如双数据通道划分、3级流水线结构、PN编码、简化的四舍五入模式及并行前缀加法器等，使得该浮点加法器的频率能够达到300MHz，能在高性能浮点DSP中得到很好的应用。
|
| 关 键 词： | 浮点加法器 PN编码 四舍五入 并行前缀加法器 |
| 文章编号： | 1000-7180(2004)12-210-04 |
| 修稿时间： | 2004-07-09 |
Design and Optimization of a Fast Floating Point Adder |
| |
| LIU Zhe,FU Yu-zhuo. Design and Optimization of a Fast Floating Point Adder[J]. Microelectronics & Computer, 2004, 21(12): 210-213 |
| |
| Authors: | LIU Zhe FU Yu-zhuo |
| |
| Abstract: | |
| |
| Keywords: | Floating point adder PN encoder Rounding Parallel prefix adder |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
