| 150Ms/s、6bit CMOS数字工艺折叠、电流插值A/D转换器 |
| |
| 引用本文： | 刘飞,吉利久.150Ms/s、6bit CMOS数字工艺折叠、电流插值A/D转换器[J].半导体学报,2002,23(9). |
| |
| 作者姓名： | 刘飞 吉利久 |
| |
| 作者单位： | 北京大学微电子所,北京,100871 |
| |
| 摘 要： | 在1.2μm SPDM标准数字CMOS工艺条件下,实现6bit CMOS折叠、电流插值A/D转换器;提出高速度再生型电流比较器的改进结构,使A/D转换器(ADC)总功耗下降近30%;提出一种逻辑简单易于扩展的解码电路,以多米诺(Domino)逻辑实现.整个ADC电路中只使用单一时钟.在5V电压条件下,仿真结果为采样频率150-Ms/s时功耗小于185mW,输入模拟信号和二进制输出码之间延迟小于2个时钟周期.
|
| 关 键 词： | A/D转换器 CMOS 折叠 电流模 插值 多米诺 |
150Ms/s、6bit Digital CMOS Folding A/D Converter with Current-Mode Interpolating |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
|
