| 基于ZYNQ的深度学习卷积神经网络加速平台设计 |
| |
| 引用本文： | 刘之禹,李述,王英鹤.基于ZYNQ的深度学习卷积神经网络加速平台设计[J].计算机测量与控制,2022,30(12):264-269. |
| |
| 作者姓名： | 刘之禹 李述 王英鹤 |
| |
| 作者单位： | 哈尔滨理工大学计算机科学与技术学院,哈尔滨理工大学电气与电子工程学院, |
| |
| 基金项目： | 国家自然科学(51971086)；黑龙江省博士后科研启动基金(LBH-Q16118)；黑龙江省高校基础研究基金(LGYC2018JC004) |
| |
| 摘 要： | 针对将各种卷积神经网络(CNN)模型部署在不同硬件端来实现算法加速时所遇到的耗费时间,工作量大等问题,采用Tengine工具链这一新兴的深度学习编译器技术来设计通用深度学习加速器,来将卷积神经网络模型与硬件后端高效快速对接；深度学习加速器的平台采用ZYNQ系列的ZCU104开发板,采用软硬件协同设计的思想,将开源的英伟达深度学习加速器(NVDLA)映射到可编程逻辑门阵列(FPGA)上,与ARM处理器构成SoC系统；NVDLA整体架构规范,包含软硬件设计,采用Tengine工具链代替原来官方的编译工具链；之后在搭建好的NVDLA平台上实现lenet-5和resnet-18的网络加速,完成了mnist和cifar-10的数据集图像分类任务；实验结果表明,采用Tengine工具链要比NVDLA官方的编译工具链推理速度快2.5倍,并且量化工具使用方便,网络模型部署高效。
|
| 关 键 词： | 深度学习编译器 NVDLA 卷积神经网络 FPGA 硬件加速 |
| 收稿时间： | 2022/5/16 0:00:00 |
| 修稿时间： | 2022/6/11 0:00:00 |
Design of NVDLA Acceleration Platform Based on ZYNQ |
| |
| Abstract: | |
| |
| Keywords: | deep learning compiler NVDLA convolution neural network FPGA hardware acceleration |
|
| 点击此处可从《计算机测量与控制》浏览原始摘要信息 |
|
点击此处可从《计算机测量与控制》下载全文 |
|
