| 一种新结构异步FIFO的ASIC设计 |
| |
| 引用本文： | 周磊 朱礼安 苏俊杰 丁晓磊 赵梅 顾皋蔚 朱恩. 一种新结构异步FIFO的ASIC设计[J]. 南京师范大学学报, 2005, 5(2): 14-17 |
| |
| 作者姓名： | 周磊 朱礼安 苏俊杰 丁晓磊 赵梅 顾皋蔚 朱恩 |
| |
| 作者单位： | 东南大学,射频与光电集成电路研究所,江苏,南京,210096;东南大学,射频与光电集成电路研究所,江苏,南京,210096;东南大学,射频与光电集成电路研究所,江苏,南京,210096;东南大学,射频与光电集成电路研究所,江苏,南京,210096;东南大学,射频与光电集成电路研究所,江苏,南京,210096;东南大学,射频与光电集成电路研究所,江苏,南京,210096;东南大学,射频与光电集成电路研究所,江苏,南京,210096 |
| |
| 基金项目： | 国家“八六三”计划资助项目(2001AA121074). |
| |
| 摘 要： | 介绍了一种新结构异步FIFO(First In First Out)电路的实现方案，运用整体移位实现数据正确写入和输出，使用缓冲寄存器组存放移位产生的多余数据，适用于频率不成整数倍的异步时钟域之间的数据传输．利用串联的D触发器作为同步器，避免产生亚稳态，实现异步信号的同步．采用自顶向下、基于0．18μm标准单元库的半定制ASIC(Application Specific Integrated Circuit)流程对其进行设计：使用Verilog硬件描述语言，利用VCS及Modelsim进行时序和功能仿真、Synopsys DC完成逻辑综合、ApolloⅡ实现自动布局布线．将该方案与传统的异步FIFO实现方案进行比较，面积大约缩小一半，工作速度提高约三分之一．
|
| 关 键 词： | 异步FIFO ASIC 整体移位 缓冲寄存器组 |
| 文章编号： | 1672-1292(2005)02-0014-04 |
| 修稿时间： | 2004-11-12 |
ASIC Design of a Novel Structure Asynchronous FIFO |
| |
| Abstract: | |
| |
| Keywords: | asynchronous FIFO ASIC unitary shift buffers |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
