| P＋P：同步时序电路的并行码和并行故障模拟器 |
| |
| 引用本文： | 陈后鹏,吕原.P＋P：同步时序电路的并行码和并行故障模拟器[J].计算机辅助设计与图形学学报,1998,10(1):76-79. |
| |
| 作者姓名： | 陈后鹏 吕原 |
| |
| 作者单位： | 上海交通大学大规模电路研究所 |
| |
| 摘 要： | 开发的一个新的快速故障模拟器Ｐ＋Ｐ。该模拟器使用了并行码与并行故障模拟算法，实现了同步时序电路故障模拟的两路并行性，采用了全局故障分组，锥形操作，电路级化及改进的组号ＩＤ等技术。Ｐ＋Ｐ已在ＳＵＮ ＳＰＡＲＣ－２工作站上实现，运行了大部分的ＩＳＣＡＳ Ｂｅｎｃｈｍａｒｋ同步时序电路。最后给出了实验结果。
|
| 关 键 词： | 并行码 并行故障模拟器 逻辑电路 同步时序电路 |
P P:PARALLEL PATTERN AND PARALLEL FAULT SIMULATOR FOR SYNCHRONOUS SEQUENTIAL CIRCUIT |
| |
| CHEN Hou Peng\ LU Yuan\ SHI Zhi Gang\ LIN Zheng Hui.P P:PARALLEL PATTERN AND PARALLEL FAULT SIMULATOR FOR SYNCHRONOUS SEQUENTIAL CIRCUIT[J].Journal of Computer-Aided Design & Computer Graphics,1998,10(1):76-79. |
| |
| Authors: | CHEN Hou Peng\ LU Yuan\ SHI Zhi Gang\ LIN Zheng Hui |
| |
| Abstract: | A fast fault simulator(P P) for synchronous sequential circuits is deve loped .P P uses parallel patterns and parallel faults algorithm.Two way parallelism for synchronous sequential circuit fault simultion is realized.Some new techniques,such as global fault grouping,circuit levelization,cone operation,and improved ID etc.are applied.P P is realized on SUN SPARC 2 with random patterns,and runs on most of the ISCAS benchmark circuits.Experiment results are given in the last. |
| |
| Keywords: | parallel fault simulation parallel pattern simulation fault simulation |
| 本文献已被 CNKI 维普 等数据库收录！ |
