基于脉动阵列结构的高速匹配滤波器设计

文章讨论了高速数传系统中匹配滤波器的设计问题。文中给出了FPGA实现中基于DSP搭建的脉动阵列匹配滤波器架构,同时为了提高滤波器的工作时钟频率,对滤波器进行了多相分解,将高速的串行输入数据降速为多路并行数据进行多相滤波,进一步提升了输入数据时钟频率,为实现高速解调提供了保证。