一种FPGA-TDC防气泡误差编码器设计

在设计基于现场可编程门阵列(FPGA)的时间数字转换器(TDC)时，时钟偏斜等因素产生的气泡误差会造成抽头延迟链(TDL)中的延迟单元失效，导致TDC的分辨率变差。提出了一种防气泡误差编码器，通过统计抽头延迟链中发生变化的抽头个数，该编码器使抽头延迟链跳变顺序按照时间顺序映射，从而消除气泡误差的影响。利用Xilinx Virtex UltraScale+FPGA对该防气泡误差编码器的有效性进行验证，使用该编码器后，基于双端采样法的抽头延迟链TDC分辨率由3.18 ps提升至1.76 ps。实验结果表明，所提出的防气泡误差编码器能够解决气泡误差导致的延迟单元失效的问题，避免分辨率的损失。