| VLSI版图验证算法的固化研究 |
| |
| 引用本文： | 恽峰,宗华.VLSI版图验证算法的固化研究[J].电子学报,1996,24(2):32-36. |
| |
| 作者姓名： | 恽峰 宗华 |
| |
| 作者单位： | 复旦大学电子工程系ＣＡＤ研究室，复旦大学ＡＳＩＣ与系统重点实验室 |
| |
| 摘 要： | ＶＬＳＩ电路芯片集成度的不断增加，使得设计趋于复杂化，这就对版图验证工具的处理能力与性能提出了进一步的要求，运用特殊的硬件将版图验证的某些算法固化，利用其中内在的并行性来获得处理速度的提高是一类非常有效的方法，本文提出了一种用于在版图验证算法中得到广泛运用的线扫描算法中边排序操作的硬件实现。并且在ＦＰＧＡ上进行了验证，整个系统实现于一块ＰＣ机的扩展卡上，测试的结果表明，对于排序的操作，硬件实现的速
|
| 关 键 词： | VLSI 版图验证 固化 集成电路 |
On Hardware Implementation of VLSI Mask Verification Algorithms |
| |
| Yun Feng,Zong Hua,Min Hao,Tong Jiarong,Tang Pushan.On Hardware Implementation of VLSI Mask Verification Algorithms[J].Acta Electronica Sinica,1996,24(2):32-36. |
| |
| Authors: | Yun Feng Zong Hua Min Hao Tong Jiarong Tang Pushan |
| |
| Abstract: | The growth in chip densities threatens the effectiveness of today's mask verification tools with prohibitive.runtime.This paper investigates a new architecture to accelerate VLSI mask checking and presents a hardware implementation of the edge sorting operation used in the scanline algorithm.The whole system is implemented on a print circuit board which can be inserted into one of the slots of the personal computers.The testing results show that the hardware can offer speedup of one magnitude. |
| |
| Keywords: | VLSI Mask verification Hardware |
| 本文献已被 CNKI 维普 等数据库收录！ |
