| 卷积码Viterbi译码的FPGA实现 |
| |
| 引用本文： | 陈健,李广华. 卷积码Viterbi译码的FPGA实现[J]. 中国新通信, 2009, 11(1): 53-55 |
| |
| 作者姓名： | 陈健 李广华 |
| |
| 作者单位： | 天津工业大学,信息与通信工程学院,天津,300160 |
| |
| 摘 要： | 本文根据卷积码编码的方式,和Viterbi译码算法,认真分析了Viterbi译码算法各部分的功能、特点。采用硬件描述语言VerilogHDL,编写了（2,1,7）卷积码的编译码程序,进行了Viterbi译码器的FPGA设计。
|
| 关 键 词： | 卷积码 Viterbi算法 现场可编程门阵列 |
Convolution Code of the Viterbi Decoding FPGA to Achieve |
| |
| Chen Jian,Li Guanghua. Convolution Code of the Viterbi Decoding FPGA to Achieve[J]. China New Telecommunications, 2009, 11(1): 53-55 |
| |
| Authors: | Chen Jian Li Guanghua |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
