| 高精度CMOS时钟占空比纠正器的设计 |
| |
| 引用本文： | 孙烨辉,高静. 高精度CMOS时钟占空比纠正器的设计[J]. 电路与系统学报, 2013, 18(2): 53-57 |
| |
| 作者姓名： | 孙烨辉 高静 |
| |
| 作者单位： | 天津大学电子信息工程学院,天津,300072 |
| |
| 摘 要： | 设计并实现了一种使用90nm CMOS工艺制造的高精度CMOS占空比纠正器。它的核心电路工作电压为1V,最高工作频率为10GHz。占空比纠正器负责对高速数字电路中的时钟占空比进行纠正,以减小占空比失真造成的确定性抖动。设计利用差分电荷泵方式完成对时钟占空比信息的提取,然后通过闭环负反馈环路来完成失真纠正工作。仿真结果表明,占空比纠正精度非常高,占空比剩余误差在1%以内。
|
| 关 键 词： | 时钟 占空比纠正 半速 串行收发器 |
High precision CMOS clock duty-cycle corrector |
| |
| SUN Yei-hui , GAO Jing. High precision CMOS clock duty-cycle corrector[J]. Journal of Circuits and Systems, 2013, 18(2): 53-57 |
| |
| Authors: | SUN Yei-hui GAO Jing |
| |
| Affiliation: | (School of Electronic Information Engineering,Tianjin University,Tianjin 300072,China) |
| |
| Abstract: | |
| |
| Keywords: | clock duty-cycle correction half-rate serial transceiver |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
