首页 | 本学科首页   官方微博 | 高级检索  
     

CABAC二值化建模器的硬件优化设计
引用本文:彭斌,丁丹丹,虞露. CABAC二值化建模器的硬件优化设计[J]. 电路与系统学报, 2013, 18(2): 255-260
作者姓名:彭斌  丁丹丹  虞露
作者单位:浙江大学信息与电子工程学系,浙江杭州,310027
基金项目:国家自然科学基金,中央高校基本科研业务费专项资金资助
摘    要:提出一种二值化建模器的语法元素拆分合并策略及对应的硬件结构,能够使二元位串长度的分布更集中更平坦,从而提高了H.264/AVC中基于上下文的自适应二进制算术编码器(CABAC)的吞吐率和硬件资源利用率。本文使用生产者/消费者模型为CABAC编码器建模进行数据统计和分析,发现通过合并特定语法元素使二元位串平均长度增加可以提高CABAC编码器的吞吐率,而通过分割特定语法元素使二元位串长度的峰值更小变化更均匀可以增加硬件资源的利用率。仿真结果显示该设计平均每节拍能够处理1.89个二元位,该设计在0.13μm CMOS工艺下综合工作频率可达303MHz,相应资源占用为22.26K门。

关 键 词:视频编码  H.264/AVC  CABAC  硬件结构设计

Optimized hardware design of CABAC binarizer and context modeler
PENG Bin , DING Dan-dan , YU Lu. Optimized hardware design of CABAC binarizer and context modeler[J]. Journal of Circuits and Systems, 2013, 18(2): 255-260
Authors:PENG Bin    DING Dan-dan    YU Lu
Affiliation:(Department of Information Science and Electronic Engineering,Zhejiang University,Hangzhou 310027,China)
Abstract:
Keywords:video coding  H.264/AVC  CABAC  hardware design
本文献已被 CNKI 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号