| 基于FPGA的一种可变帧数字分接技术 |
| |
| 引用本文： | 单立超,谢雪松,张小玲,卢华英.基于FPGA的一种可变帧数字分接技术[J].测控技术,2013,32(2):27-29. |
| |
| 作者姓名： | 单立超 谢雪松 张小玲 卢华英 |
| |
| 作者单位： | 北京工业大学电子信息与控制工程学院,北京,100124 |
| |
| 摘 要： | 数字通信系统能否有效、可靠地工作,在很大程度上取决于它是否有良好的同步系统.目前广泛应用的现场可编程门阵列(FPGA)具有强大的行为描述能力和丰富的仿真语句Verilog HDL,其在电子系统设计中得到了广泛的应用.讨论了一种在FPGA上具体实现PCM数字分接的方法,设计并实现了复帧、子帧同步等关键技术,从而完成对数据可靠的解调.提供了一种可靠的模型,并使用FPGA作为实现平台,缩短了开发周期.最后对成果进行了验证,并给出了仿真和验证结果.
|
| 关 键 词： | 嵌入式 数字分接 帧同步 可变帧 |
Research on a Variable Frame Digital Demultiplexing Technology Based on FPGA |
| |
| SHAN Li-chao
,
XIE Xue-song
,
ZHANG Xiao-ling
,
LU Hua-ying.Research on a Variable Frame Digital Demultiplexing Technology Based on FPGA[J].Measurement & Control Technology,2013,32(2):27-29. |
| |
| Authors: | SHAN Li-chao XIE Xue-song ZHANG Xiao-ling LU Hua-ying |
| |
| Abstract: | |
| |
| Keywords: | embedded digital demultiplexing frame synchronization variable frame |
| 本文献已被 万方数据 等数据库收录！ |
| 点击此处可从《测控技术》浏览原始摘要信息 |
|
点击此处可从《测控技术》下载全文 |
|
